你的位置：论文发表网 >> 论文库 >> 工学论文 >> 详细内容在线投稿

基于AD9914 的线性调频连续波模块设计

热度0票浏览67457次时间：2015年4月10日 13:18

陈天乐程翔海军驻南京九二四厂军事代表室江苏南京 211100

0 引言

现代战场电磁环境复杂多样，对电子战装备的抗干扰能力提出了更高的要求。就雷达而言，其在现代战场上的巨大作用决定了其重要的地位，同时也意味着接踵而来的诸多干扰措施。目前，传统的雷达信号产生技术已经无法满足现代雷达的需求，而基于数字技术的DDS 信号产生方法以其灵活多变、信号产生方式简单、参数可编程等优点在雷达信号设计方面得到了越来越广泛地应用。

直接数字频率合成技术（DDS）是最新的信号合成技术。随着高速大规模集成电路技术的飞速发展，直接数字频率合成技术成为近年来快速发展的新一代的频率合成方法，是继直接频率合成与间接频率合成之后的第三代频率合成方法。DDS 将先进的数字信号处理的相关理论引进到频率合成领域，充分利用数字采样技术进行信号的合成。DDS 是一种从相位概念出发直接合成所需要波形的全新频率合成技术，是信号合成诸多方法中的最佳方案。近几年随着超高速数字电路的发展以及对DDS 的深入研究，DDS 的最高工作频率以及噪声性能已接近并达到与锁相频率合成器相当的水平。这种飞速发展的频率合成技术现已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。目前，在DDS 应用方面，AD 等公司推出了集成化、多功能的专用DDS 芯片，如AD9914、AD9915、AD9854 等，为用户提供了方便的开发工具。本文采用AD9914 作为核心电路，搭建了信号产生单元，并且测试了产生的线性调频连续波信号。

1 信号产生模块方案设计

基于DDS 技术的信号产生模块的核心为DDS 电路。就本文所要完成的工作而言，为了得到高质量的输出波形，我们选择采用专用的DDS 芯片来作为信号产生模块的核心。

同时，遵循对DDS 信号产生模块的控制方案的选择应遵循灵活简便的原则。综合考虑，决定采用高性能FPGA 作为DDS 信号产生模块的控制部分。

为了更方便快捷的改变信号产生的控制参数，以实现更加复杂的波型，加入了上位机单元。FPGA 与上位机间的连接是通过ISA 总线进行的。

系统的结构图及信号通路如图1.1 所示。

对于需要产生的线性调频连续波宽带雷达信号的信号质量，提出以下的指标：

（1）输出频率的范围： 9.08GHz~9.28GHz ；

（2）线性调频下限频率：9.08GHz ；

（3）线性调频上限频率：9.28GHz ；

（4）调频周期：200.0us~1.5ms ；

（5）输出功率：≮ 10.0 dBmW ；

（6）输出功率平坦度：＜ 3.0 dB ；

（7）无杂散动态范围：优于50.0 dBc ；

2 雷达信号产生模块的实现

2.1 信号产生模块的搭建

器件选型后，便可以开始进行系统的搭建。模块搭建示意图如下。

在搭建好的模块中，3362 主板负责收集在用户界面写入的数据，并将其转化为AD9914 控制寄存器所需的数据格式，与S30 的通信是通过ISA 总线实现。S30 利用SPI 口与AD9914 进行数据的传输，将产生的时序信号传入DDS 芯片之中。AD9914 产生的基带信号经过上变频模块，变为X 波段信号输出。其中，AD9914 芯片与X 波段上变频模块的系统时钟与

图2.1 信号产生模块设计方案

图3.1 雷达信号产生模块搭建方案图

图3.2 信号产生控制模块设计方案

图3.3 ISA 数据传输模块封装图

本振信号由高稳频率源提供。

2.2 总体结构

信号产生控制单元由 S30 数字I/O 板实现，承担对DDS 的控制任务。具体来说，就是产生AD9914 正常工作所需的时钟、片选信号及数据流信号，并且负责调整各信号之间的配合，使之符合AD9914 工作的时序。其控制逻辑的总体结构如图2.2 所示：

上图所示的控制结构最终的输出是AD9914 的时序信号。时序信号的产生过程大致如下：ISA 数据传输模块根据输入的ISA 地址，读取用户输入的控制字，存入FPGA 相应的寄存器中。数据调制及打包模块将控制字与相应的AD9914 控制寄存器的地址一起打包，形成数据流。SPI 时序产生模块根据选定的AD9914 传输模式的要求，配合打包完的控制字数据，形成有效的时序，加载到AD9914 板子中。

2.3 信号产生控制模块的实现

2.3.1 ISA 数据传输模块的硬件实现

ISA 数据传输模块的主要作用是：通过ISA 总线将用户输入的控制数据从上位机传输到S30 数字I/O 板相应的寄存器中。ISA 数据传输模块的封装图如图2.3 ：

2.3.2 数据调制及打包模块的硬件实现

数据的调制及打包模块的作用是：

（1）初始化AD9914 的控制寄存器；

（2）将从上位机传来的数据打包，形成写往AD9914 寄存器所需的数据流；

（3）产生数据加载指示信号load_data 及数据位判别信号H64L32 ；

（4）控制各组数据写入的间隔及时刻，使之与后续的时序信号匹配。

模块的封装图如图2.4 所示。

2.3.3 SPI 时序产生模块的硬件实现

SPI 模块的作用是：

（1）产生40 位频率控制字打包数据及72 位频率控制字打包数据写入的时钟信号SCLK 信号、CS 信号、Ioupdate 信号（Ioupdate 用于将串行端口缓冲器中的数据传输到有效寄存器）。

（2）对各个信号进行适当的延时等处理，形成有效的时序。

SPI 模块封装图如图2.5 。

图3.5 SPI 时序产生模块封装图

2.4 上位机控制程序设计

上位机控制程序的编写采用虚拟仪器开发语言（CVI）。CVI （C Programming Language Virtual instrument）语言的核心是C 语言。在上位机程序的编写中，所使用的虚拟仪器软件主要是由美国NI 公司推出的LabWindows/CVI 9.0 版本。

在创建的用户界面中包含了10 个控件及一个仪器面板。其中，有9 个显示控件和一个开关控件。9 个显示控件包括：扫频频率上限、扫频频率下限、上升沿步进、下降沿步进、上升沿斜率、下降沿斜率、第一级衰减、第二级衰减与第三级衰减。开关控件为数据类型的选择。其中，扫频频率上限、扫频频率下限、上升沿步进、下降沿步进、上升沿斜率、下降沿斜率用于控制产生的线性调频连续波的参数。用户界面如图2.6 所示

上位机控制程序完成的主要的工作是：读取在用户界面中输入的控制参数的值，然后将其对应的输出到各参数所分配的地址单元中，等待后续的模块将数据导入到S30 数据I/O 板。

3 实验结果分析

3.1 信号产生控制逻辑时序分析

运行逻辑，观测产生的时序。产生的串口编程的部分时序如下：

对所产生的时序进行分析，如图3.1 所示，使能信号CS 到SCLK 的建立时间为25ns，大于其最小建立时间4ns，符合条件；时钟信号SCLK 的占空比为50%，时钟周期为20ns，大于其最短时间0.125ns，符合条件；时钟信号的高电平持续时间为10ns, 大于最小值1.5ns，符合条件；时钟信号的低电平持续时间为10ns，大于最小值4.9ns，符合条件。所以产生的时序符合AD9914 串行编程的要求。